购买

¥ 15.0

加入VIP
  • 专属注册送彩金各大平台特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费注册送彩金各大平台

上传资料

关闭

关闭

关闭

封号提示

内容

首页 SOICMOS工艺及产品介绍

SOICMOS工艺及产品介绍.ppt

SOICMOS工艺及产品介绍

寒江蓑笠
2019-07-09 0人阅读 举报 0 0 暂无简介

简介:本文档为《SOICMOS工艺及产品介绍ppt》,可适用于工程科技领域

SOICMOS工艺及产品介绍工程部概述典型SOI材料主流制备技术SOI器件特性产品介绍**概述概述器件尺寸缩小给体硅集成电路发展带来问题静态功耗限制了Vt的进一步降低栅氧化层厚度的降低引起栅漏电以及带来可靠性问题寄生闩锁效应使电路可靠性降低功耗以及热耗问题已经成为ldquo瓶颈rdquo器件隔离面积的相对增大影响集成度和速度进一步提升复杂的新工艺和昂贵的设备对策深槽隔离Halo以及倒阱结构应变沟道高K值栅介质材料新衬底材料SOI新化合物衬底材料概述SOI优势(SilicononInsulator)速度高:结电容小SOI器件的迁移率较高(低Vt带来纵向电场小)功耗低:静态功耗=IL*VDD,IL较小导致静态功耗低动态功耗=C*f*VDD因为结电容较低所以动态功耗较小。比较适合小尺寸器件SOI器件的短沟效应较小无体穿通问题泄露电流小特别适合低压低功耗器件SOI器件工艺步骤少且与体硅工艺相容抗辐照特性好如采用全介质隔离结构彻底消除体硅CMOS的闩锁效应同时具有极小的结面积因此抗软失效、瞬时辐照的能力较强。SOI存在的问题SOI材料质量有待于提高。成本有待于降低。SOI器件本身存在的寄生效应:浮体效应以及自加热效应SOI器件特性有待于更深一步的了解器件模型以及EDA仿真工具不完善体硅技术的快速进展也抑制了SOI的研究与应用的进程SOI材料主流制备方法及其特点EPISIMOXBSOISmartCut顶部硅层介质埋层硅衬底SOI材料主要结构介质层顶部硅层SOS结构SOI结构异质外延(蓝宝石上外延硅)把蓝宝石作为衬底在其上外延生长单晶硅膜只在一定程度上取得了成功难以扩大应用)界面上存在晶格失配从而产生位错、层错或者孪晶等缺陷。质量难以控制)蓝宝上的介电常数为此数值较大会产生较大的寄生电容)蓝宝石与硅的热膨胀系数相差一倍使得外延降温时在硅中形成压应力)蓝宝石中的Al在高温过程中扩散进入硅中恶化硅膜的纯度)蓝宝石导热性差器件散热不良SOI材料主要制备技术注氧隔离(SIMOX)技术SeparationbyIonImplantationOxygen~keV,E~℃注入高温退火以消除注入缺陷和进一步形成隔离层优点)简单易行能得到良好的单晶层与常规器件工艺完全相容。)注氧时以晶片表面为参考面因而其顶层硅膜和氧化埋层的均匀性好厚度可控性好硅绝缘介质层界面特性较好。缺点)缺陷密度较高(cm)硅膜的质量不如体单晶硅。)埋层SiO的质量不如热生长的SiO。)需要昂贵的大束流注氧专用机退火炉进行高温长时间退火因而成本较高。硅片键合SOI技术(BSOI)BSOI原理示意图将两个抛光好的硅片表面生长氧化层然后对硅片进行亲水处理使表面吸附较多的OH团在室温超净环境下将两个硅片粘合并在氮气保护下加热到℃脱水再升温到℃退火使两个硅片完全键合最后将顶部硅片减薄至使用要求。优点)顶层硅膜为本体硅不会产生由离子注入造成的损伤和缺陷)介质隔离层为热氧化膜膜层缺陷密度和针孔密度均较低缺点)界面缺陷和顶部硅薄层的均匀性(硅厚度的)难以控制)不能得到顶部硅膜很薄的SOI结构智能剥离SOI技术(SmartCut)SmartCut原理示意图氧化:将硅片B热氧化一层二氧化硅将作为SOI材料的隐埋氧化层。离子注入:室温下以一定能量向硅片A注入一定剂量的H用以在硅表面层下产生一个气泡层。键合:将硅片A与另一硅片B进行严格清洗和亲水处理后在室温下键合整个B片将成为SOI结构中的支撑片。热处理:第一步热处理使注入、键合后的硅片(A片)在注H气泡层处分开上层硅膜与B片键合在一起形成SOI结构。A片其余的部分可循环使用。最后将形成的SOI片进行高温处理进一步提高SOI的质量并加强键合强度。抛光:由于剥离后的硅表面不够平整需做化学机械抛光以适应器件制作要求。特点:)H离子注入剂量E可用普通的注入机实现)SOI顶部硅薄膜厚度均匀性好其厚度可由注入能量来控制)BOX为热氧化层质量较好)剥离后余下的硅片A仍可以以用作键合衬底大大降低了成本目前为最具竞争力的技术。其代表公司为SOITECH外延层转移SOI技术步骤:)在单晶硅片上生长多孔硅然后在多孔硅外延单晶硅层)单晶硅热氧化)键合)利用水刀(WaterJet)沿多孔硅层处切开)去除残余多孔硅最后在氢气气氛下退火获得高平整度的SOI。佳能公司己经可以提供直径mm的SOI圆片SOI器件特性器件分类背栅效应短沟效应窄沟效应浮体效应自加热效应热载流子退化效应抗辐射效应SOI器件分类根据硅膜厚度和硅膜中掺杂浓度情况SOIMOSFET器件可以分为三种不同的类型:厚膜器件、薄膜器件和ldquo中等膜厚rdquo器件。划分的主要依据是栅下最大耗尽层宽度xdmax:厚膜SOI器件硅膜厚度大于xdmax通常为~Aring这种器件又称为部分耗尽器件(PD:PartiallyDepleted)。)将这一中性体区接地则厚膜器件工作特性便和体硅器件基本类似。)中性体区不接地而处于电学浮空状态将出现严重的浮体效应从而出现两个典型的寄生效应Kink效应和器件源、漏之间形成的基极开路寄生晶体管效应SOI器件分类薄膜SOI器件硅膜厚度小于xdmax通常小于Aring这种器件又称为全耗尽器件(FD:FullyDepleted)。)只要背界面不处于积累状态薄膜全耗尽SOI器件可完全消除ldquo翘曲效应rdquo。适合用于高速、低压、低功耗电路。)由于正、背界面的耦合器件阈值电压对硅膜厚度、背界面质量及状态的敏感度较大阈值电压难以调整。)为抑制短沟道效应而采用的超薄硅膜技术使体接触难以实现为降低串联电阻而采用的硅化物薄膜也难以获得良好质量。中等膜厚SOI器件中等膜厚器件是指硅膜厚度介于薄膜和厚膜器件之间其特性因不同的背栅偏置电压而不同。可以根据不同的背栅偏压条件或呈现薄膜器件特性或呈现厚膜器件特性。SOI器件背栅效应SOI器件中背栅压通过衬底、隐性介质埋层对器件Vt产生影响总体背栅效应小于体硅器件。对于PDSOI器件由于存在中性体区基本屏蔽了背栅压的影响背栅效应较小对于FDSOI器件背栅影响较大。对于对于中等膜厚的NMOSSOI器件背栅压的不同可以改变器件状态。例如:当背栅压为负时器件进入PD工作模式特性曲线受影响较小当背栅压为正时器件进入FD模式背栅压影响严重。SOI器件短沟道效应图:长沟道(左)和短沟道(右)体硅器件与SOI器件中耗尽区电荷分布示意图Qdep是栅控耗尽层电荷短沟道效应(ShortChannelEffects)主要是由于随着沟道长度的减小出现电荷共享即栅下耗尽区电荷不再完全受栅控制其中一部分受源、漏控制并且随着沟道长度的减小受栅控制的耗尽区电荷减少更多的栅压用来形成反型层使得达到阈值的栅压不断降低PDSOI器件与体硅器件基本相似FDSOI器件由于栅控耗尽区的电荷在总耗尽区中所占的比例大于体硅器件降低了阈值电压漂移量短沟道效应较弱低漏压下SOIMOS器件的短沟效应与硅膜厚的关系FD区域Vt漂移随膜厚增大而增大PD区域Vt漂移对膜厚的变化不敏感中间区域Vt漂移存在峰值SOI器件短沟道效应(DIBL)漏感应势垒降低(DrainInducedBarrierLowering)效应是另一种短沟道效应是指随着漏压的增大漏端耗尽区增大并向源区延伸会降低栅控制的耗尽区电荷而且当漏端电力线扩展到源端会引起源端势垒降低降低栅控能力降低阈值电压。SOIMOS器件的短沟DIBL效应与硅膜厚的关系FD区域Vt漂移随膜厚增大而增大PD区域Vt漂移对膜厚的变化不敏感中间区域Vt漂移存在峰值抑制SOI器件短沟道效应对于FDSOI器件减小硅膜厚是一个有效的方法对于PDSOI器件体区采用逆向掺杂技术。沟道掺杂较小保证沟道载流子迁移率底部采用较浓掺杂以抑制短沟效应SOI器件窄沟道效应硅岛隔离SOI器件的窄沟道行为(比较复杂)随着沟道宽度的减小Vt也减小。Rolloff(RL)LOCOS隔离的SOI器件的窄沟道行为随着沟道宽度的减小Vt也减小。Rolloff反向窄沟效应一种观点:)由于源漏注入产生的硅自间隙原子移动到SiSiO的界面引起B向FOX和BOX的增强扩散。因此FOX边缘硅膜中掺杂浓度降低导致Vt降低。随着沟道宽度的减小影响加大Vt漂移量增大随着硅膜厚度的减小反向沟道效应减弱)硅膜厚度减小边缘SiSiO界面区域面积减小到达边缘的硅自间隙源自数量减小大部分的沟道B原子扩散到BOX而不是FOX因此反向沟道效应减小SOI器件浮体效应PDSOIMOS器件的体区处于悬浮状态使碰撞电离的电荷无法迅速地移走出现浮体效应Kink效应)PDSOINMOS器件在足够高的Vd下沟道电子在漏端高场区获得足够能量通过碰撞电离产生电子空穴对空穴向较低电势的中性体区移动并堆积在体区抬高体区的电势使得体源结正偏。从而Vt降低而漏端电流增加。)PDSOIPMOS器件的Kink效应不显著。因为空穴的电离率较低碰撞电离产生的电子空穴对远低于NMOS管所以Kink效应不显著。)FDSOI器件无Kink效应因为体源的势垒相对较小碰撞电离的空穴直接流向源区在源区被复合硅膜中不存在过剩的载流子。即无Kink效应。)Kink效应可以增大电流和跨导利于速度的提高对数字电路的性能有一定好处但Kink效应会带来电导的突然增加影响模拟电路的输出阻抗和增益十分有害。同时Kink效应具有频率响应特性引起电路工作不稳定SOI器件浮体效应寄生双极晶体管效应对于PDSOI器件ldquo体rdquo是浮空的寄生双极晶体管由于基极的悬浮易于被触发导通造成了很多不良效应使击穿电压降低是寄生双极晶体管的主要效应之一)当漏端发生碰撞电离引起多子在硅体中堆积时体电势被抬高当体电势上升到使源体结正偏时触发寄生双极晶体管导通这时沟道电流Ich在漏区碰撞产生流入体区的电流为基区电流Ib若倍增因子为MIb会被寄生双极管放大为betaIb则:ID=M(IchbetaIb)被放大的基极电流与沟道电流一起被漏端再倍增增大的漏端电流在器件中形成正反馈当漏端电压足够大使beta(M)=时器件发生击穿)对于体接地的PDSOI器件体区的多子有泄放通道堆积程度减弱寄生双极管的导通比浮体器件困难击穿电压会提高。(a)寄生双极管的导通引起的PDSOI器件过早击穿(b)体接触情况下器件的输出特性栅感应漏极泄漏电流(GateInducedDrainLeakage))对于PDSOINMOS而言当器件处于关态且栅电压越负漏电流将越大。这一现象发生的条件是在漏电压较大而栅电压较负即VDS-VGS足够大交叠处栅氧中的电场很强在漏极交叠处的栅氧与硅界面发生能带弯曲甚至反型从而电子从价带隧穿到导带产生电子空穴对电子迅速流向漏极引起漏电流的增加。一部分空穴可能注入到中性体区形成栅感应漏极漏电流。)对于PDSOI器件注入到中性体区的空穴会抬高体区电位也会触发寄生双极晶体管双极晶体管将对GIDL泄漏电流进一步放大。体区是作为寄生双极晶体管的基区GIDL泄漏电流是寄生双极晶体管的基区电流。当沟道长度减小即寄生双极晶体管的基区宽度减小从而寄生BJT的增益将变大使GIDL变得更加明显。图GIDL泄漏电流被寄生双极晶体管放大的原理图(a)GIDL电流被放大原理示意图(b)GIDL电流被放大的等效电路图VDS-VGS较大时出现的GIDL现象以及采用LDD后消除了GIDL现象浮体效应的抑制途径)将体区引出连接到一个固定电位上从而控制体电势的变化)抑制GIDL现象可以抑制寄生双极晶体管效应使GIDL泄漏电流不被放大这可以采用体接触消除浮体效应或者其他工艺手段抑制双极晶体管增益同时要采取措施降低交叠区电场可以采用轻掺杂漏(LDD)结构SOI器件自加热效应器件工作时产生的热量的情况(a)体硅器件(b)SOI产生的热量不能很容易地散去使得SOI器件在工作时顶层硅膜的晶格温度急剧升高。绝缘层不但提供了电学隔离也造成了热隔离SiO的热导率约为Si的在SOI器件工作时产生的热量易散去由于SOI器件工作时温度急剧升高将对输出特性曲线产生影响在漏电压Vd较大的区域当Vd进一步增加却出现了漏电流下降的现象即在高压处出现负电导。这主要是热量较高导致电子迁移率下降出现了漏电流的下降自加热效应引起的SOINMOS的输出特性曲线变化SOI器件自加热效应器件受自加热效应的影响程度依赖于器件的散热能力即与器件结构十分相关硅膜越厚器件工作时的温度就越低因此全耗尽SOI和部分耗尽SOI相比受自加热效应影响更为严重埋氧层越厚器件工作时沟道区温度越高这是由于埋氧层的隔热效果更好而造成的SOIMOSFET的沟道长度或者沟道宽度越大受自加热效应影响就弱。埋氧层在低温时的导热能力变得比常温时更差因此低温时的自加热效应更严重与没有体接触的PDSOI器件相比有体接触器件受自加热效应的影响要小。这是由于体接触不但提供了多余电荷泄放通路也提供了热消散路径。一部分热量可以通过体接触经由Si、金属来散去。也说明了PDSOIMOSFET受自加热效应的影响要小于FDSOIMOSFET体硅CMOS集成电路中存在着寄生场区MOS管以及PNPN可控硅寄生结构对于瞬时辐照产生的光电流导致较大的泄漏电流使电路失效甚至锁定烧毁。SOICMOS电路实现了完全的介质隔离PN结面积减小不存在体硅中的寄生场区MOS管以及PNPN可控硅寄生结构辐射光电流也远小于体硅使SOI电路在抗单粒子事件、瞬时辐射方面有着突出的优势SOI器件抗辐射效应单离子事件对于PDSOI高能粒子入射粒子能使其入射轨迹上的硅电离但是由于埋氧层将器件和衬底隔离所以衬底区产生的电荷不能被SOI器件的结收集只有在顶层硅薄膜内产生的电子能被收集对高能粒子敏感的区域小得多抗单粒子事件的能力很强。对于体硅CMOS器件空穴被移向衬底形成衬底电流电子被正电极吸收形成大的泄漏电流有可能引起电路在该节点的逻辑状态反转对于全耗尽器件没有浮体效应但双极晶体管效应仍然存在只是其增益比部分耗尽器件低很多因此全耗尽器件比部分耗尽器件有更好的抗单粒子翻转能力尽量减小硅膜的厚度消除浮体效应降低寄生双极晶体管增益值减弱短沟道效应。试验表明采用体接触结构的PDSOISRAM单粒子事件的发生率是相同特征工艺的体区浮空结构的PDSOISRAM的单粒子事件对不同器件的影响(a)SOI(b)体硅总剂量辐射对于SOI器件由于隐埋氧化层的存在电离辐射会在其中产生正电荷以及氧化层硅界面产生缺陷从而引起器件的阈值电压漂移跨导降低亚阈值电流增大低频噪声增大对于部分耗尽SOI器件隐埋氧化层中的陷阱正电荷引起背栅阈值电压减小同时会在硅膜底部表面感应出负电荷而形成背沟道这使得器件不能被正栅关断发生背栅漏电对于全耗尽SOI器件由于背栅压也会对器件的阈值电压造成影响因此辐照产生的隐埋氧化层电荷及界面陷阱对全耗尽器件影响比部分耗尽器件更为显著。也就是说全耗尽SOI器件的抗总剂量辐射能力比部分耗尽SOI器件差瞬时辐射效应对于SOI器件由于实现了完全的介质隔离不存在可控硅结构而且具有较小的PN结耗尽层体积因此辐射产生的光电流比体硅小近三个量级因而具有很强的抗瞬时辐照能力。在SOIMOSFET中存在寄生双极管会降低器件的抗瞬时辐射能力。辐射产生的光电流会被寄生双极晶体管放大即使寄生双极晶体管的增益较小也会增强瞬时辐射效应产生的瞬时电流。由于部分耗尽器件的寄生双极管增益较大体区的体积较大辐照时产生的光电流较大因此部分耗尽器件的抗瞬时辐射能力比全耗尽器件要差。解决办法就是消除或抑制寄生双极晶体管效应即采用体接触抑制浮体效应进而抑制寄生双极晶体管的放大作用。对于PDSOICMOS的抗辐射应用必须对浮空体区进行体接触。一方面可以抑制寄生双极晶体管对于单粒子和瞬时辐射产生的寄生电流的放大作用另一方面采用如H栅结构的体接触可以消除总剂量辐射下的边缘漏电问题以及控制体电势。采用体接触的PDSOICMOS的抗辐射性能将比体区浮空的PDSOICMOS有大幅提高。SOI器件工艺器件的体接触设计体接触设计H型栅基本上无边缘效应适用于抗辐电路器件占用版图面积大不利用高集成度电路栅电容大对速度不利T型栅有边缘效应不适用于抗辐电路器件占用版图面积小利用高集成度电路BTS型栅无边缘效应适用于抗辐电路源漏不对称电路设计不灵活P的扩散效应会引发一些器件问题**

VIP尊享8折文档

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足注册送彩金各大平台失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者注册送彩金各大平台,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/31

SOICMOS工艺及产品介绍

¥15.0

会员价¥12.0

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利

博聚网